PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-153595

(43)Date of publication of application: 10.06.1997

(51)Int.CI.

HO1L 27/108 H01L 21/8242 H01L 21/82 3/00 H01S

(21)Application number: 07-312410

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

30.11.1995

(72)Inventor: KONO TAKASHI


ASAKURA MIKIO HIDAKA HIDETO

YASUDA KENICHI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To form a hole for fuse disconnection without adding a process of forming a protection film, etc., while protecting the fuse part. SOLUTION: A step part formed on an interlayer insulating film on the cell plate 129 on tube type capacitors 125a and 125b is removed by selectively removing the interlayer insulating film by etching, and at the same time, a recessed part 141 is formed on a fuse part 130. Since etching is completed before exposing the cell plate 129, the recessed part 141 is formed on the fuse part 130 without exposing the fuse part 130.



LEGAL STATUS

[Date of request for examination]

08.07.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3402029

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-153595

(43)公開日 平成9年(1997)6月10日


(51) Int.Cl. ⁶	識別記号	庁内整理番号	ΡI			技	術表示箇所	
H01L 27/108			H01L 2	7/10	691			
21/8242			H01S 3/00		В			
21/82	21/82			1/82 F				
H01S 3/00			2	27/10 6 2 1 C				
					681F			
			家查請求	未請求	請求項の数7	OL	(全 16 頁)	
(21)出願番号	特顧平7-312410		(71)出額人	000006013				
				三菱電視	三菱電機株式会社			
(22)出顧日	平成7年(1995)11月30日			東京都台	千代田区丸の内:	二丁目 2	番3号	
			(72)発明者	河野 階	· 隆司			
				東京都	(都千代田区丸の内二丁目2番3号 三			
				菱電機材	後電機株式会社内			
			(72)発明者	朝倉	幹雄			
			Į	東京都	千代田区丸の内:	二丁目 2	番3号 三	
				菱電機構	朱式会社内			
			(72)発明者	日高 多	参人			
				東京都一	千代田区丸の内:	二丁目 2	番3号 三	
				菱電機材	朱式会社内			
			(74)代理人	弁理士	宮田 金雄	(外3名))	
						最	終頁に続く	

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 ヒューズ部を不慮に断線させないためにヒューズ部上に保護膜を形成する場合は、保護膜形成のための製造工程が必要になる。

【解決手段】 層間絶縁膜230 を選択的にエッチング除去することにより、円筒型キャパシタ125a、125bのセルプレート129 上の層間絶縁膜230 の領域に形成された段差部分231 を取り除くと同時に、ヒューズ部130 上に凹部141 を形成する。このときセルプレート129 が露出しない程度でエッチングを終了するのでヒューズ部130 が露出することなくヒューズ部130 上に凹部141 が形成される。



【特許請求の範囲】

【請求項1】 半導体基板の一主面に層間絶縁膜となる 第1の絶縁膜を形成する工程、

ヒューズ部を構成する第1の導電層を前記第1の絶縁膜 上に形成するとともに、前記半導体基板に形成される回 路の一部を構成する第2の導電層を前記第1の絶縁膜上 に形成する工程、

前記第1および第2の導電層を覆うように前記第1の絶縁膜上に層間絶縁膜となる第2の絶縁膜を堆積させる工程、および前記第2の絶縁膜を選択的にエッチング除去することにより、前記第2の絶縁膜表面の前記第2の導電層上に位置する領域に生じた、前記第2の絶縁膜表面の前記第1の導電層上に位置する領域に対して凸状の段差を、前記第2の導電層が露出しない程度に取り除くと同時に、前記第2の絶縁膜表面に底部が前記第2の絶縁膜を介して前記第1の導電層と対向する凹部を形成する工程を含んだことを特徴とする半導体装置の製造方法。

【請求項2】 前記凹部内を含む前記第2の絶縁膜上に 第3の絶縁膜を堆積させる工程、

前記第3の絶縁膜表面における前記凹部上に位置しない 箇所に第3の導電層を形成する工程、

前記第3の導電層を覆うように前記凹部上に位置する領域を含む前記第3の絶縁膜上に第4の絶縁膜を堆積させる工程、および前記第3の導電層にコンタクトする第1の孔、および底部が前記第2および第3の絶縁膜を介して前記第1の導電層と対向する第2の孔をそれぞれ前記第4の絶縁膜表面より同時に開口するように、前記第4の絶縁膜を選択的にエッチング除去する工程を含んだことを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 前記第3の絶縁膜および第4の絶縁膜は 互いに異なる材料により堆積されたことを特徴とする請 求項2に記載の半導体装置の製造方法。

【請求項4】 前記第3の絶縁膜は酸化膜により構成され、前記第4の絶縁膜は窒化膜により構成されたことを 特徴とする請求項2に記載の半導体装置の製造方法。

【請求項5】 前記凹部を除く前記第2の絶縁膜表面に 第3の導電層を形成する工程、

前記第3の導電層を覆うように前記凹部内を含む前記第2の絶縁膜上に第3の絶縁膜を堆積させる工程、および前記第3の導電層にコンタクトする第1の孔、および底部が前記第2の絶縁膜を介して前記第1の導電層と対向する第2の孔をそれぞれ第3の絶縁膜表面より同時に形成するように、前記第3の絶縁膜を選択的にエッチング除去する工程を含んだことを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項6】 前記第2の導電層は、前記第1の絶縁膜上にその軸方向が前記半導体基板の主面に対して垂直方向の柱状に形成されたキャパシタの一方の電極と対向する前記キャパシタの他方の電極として形成されたことを

特徴とする請求項1ないし請求項5のいずれか一項に記載の半導体装置の製造方法。

【請求項7】 半導体基板の一主面に層間絶縁膜となる 第1の絶縁膜を形成する工程、

前記第1の絶縁膜上にヒューズ部となる第1の導電層、 および前記半導体基板に形成される回路の一部を構成す る第2の導電層を形成する工程、

前記第1および第2の導電層を覆うように、前記第1の 絶縁膜上に層間絶縁膜となる第2の絶縁膜を堆積させる 工程、

前記第2の絶縁膜表面における前記第1の導電層上に位置しない箇所に配線層となる第3の導電層を形成する工程、

前記第3の導電層を覆うように、前記第1の導電層上を含む前記第2の絶縁膜上に第3の絶縁膜を堆積させる工程、

前記第3の導電層にコンタクトする第1の孔、および底部が前記第2の絶縁膜を介して前記第1の導電層と対向する第2の孔をそれぞれ前記第3の絶縁膜表面より同時に開口するように、前記第3の絶縁膜を選択的にエッチング除去する工程。

前記第2の孔を除く前記第3の絶縁膜表面に、第1の孔 を介して第3の導電層に接続される部分を含む、配線層 となる第4の導電層を形成する工程、

前記第4の導電層を覆うように前記第2の孔内および前記第3の絶縁膜上に第4の絶縁膜を堆積させる工程、および前記第4の導電層にコンタクトする第3の孔、および底部が前記第2の孔内で前記第2の絶縁膜を介して前記第1の導電層と対向する第4の孔をそれぞれ前記第4の絶縁膜表面より開口するように、前記第4の絶縁膜を選択的にエッチング除去する工程を含んだことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、欠陥救済を行うために切断されるヒューズ部を備えた半導体装置の製造方法に関し、特にヒューズ部の切断を容易にするために開孔を形成する半導体装置の製造方法に関するものである。

[0002]

【従来の技術】半導体基板上にトランジスタ等の素子が 集積して形成される半導体装置では、パッケージングさ れる前に所定の動作を行うかどうかウェハテストされ る。ここで素子に欠陥のある不良チップが発見されても チップを作製し直すことなく正常な動作を行わせるため に、予備の素子を同一チップ内に子め形成しておき、ウ ェハテストで発見された不良素子と置き換えることで救 済する技術が一般的になっている。メモリアレイ部内の 素子に欠陥が発見された場合、その欠陥素子を含むある ブロック単位を予備メモリセルアレイ内のブロック単位 で置き換える。不良素子と予備素子との切り換えは、配線の一部として形成されたヒューズを物理的に切断することにより行われる。例えば半導体記憶装置ではメモリアレイ部の他に予備のメモリアレイが備えられており、メモリアレイ部の各ブロックを選択する行デコーダあるいは列デコーダが不良素子を含んだブロックを選択するアドレス信号を受け取ったとき、ヒューズの切断により不良のブロックはアクセスされずにこれに置き換わる予備のブロックがアクセスされるように構成される。

【0003】ヒューズの切断にはいくつかの方法が提案されているが、広く用いられている方法は、ヒューズ部にレーザ照射することにより溶断するレーザトリミング法である。図17は従来から知られているレーザトリミングの方法を示す半導体装置断面図である。図17(a)において1は半導体基板、2は半導体基板上に形成された層間絶縁膜、3は第1の層間絶縁膜2上に形成されたヒューズ部、4はヒューズ部3および層間絶縁膜2上に形成された層間絶縁膜、5は層間絶縁膜4上に形成された電極パッドとなる配線層である。

【0004】図17(b)においてエッチングにより層間 絶縁膜2を選択除去し、ヒューズ部3上部に開孔6を形成する。この段階で半導体基板上に形成された回路のウェハテストが行われる。配線層5(電極パッド)からテスト信号が入力され、このテストによりヒューズ部3が 切断する必要があると、開孔6からヒューズ部3にレーザ光7を照射してヒューズ部3を切断する。この後、層間絶縁膜4の表面全体及び開孔6内に最終保護膜となるパッシベーション膜8を形成し、図17(c)のようにエッチングにより電極パッドを露出するためにパッシベーション膜8に開孔9を設けておく。

【0005】開孔6を設けた理由はレーザ光7によりヒューズ部3が容易に切断できる程度にヒューズ部3上の膜厚を小さくするためであるが、開孔6を形成するためにフォトマスクを用いてレジストを形成し、エッチングする工程が必要となる。そこで層間絶縁膜4の図示しない箇所にコンタクトホールを形成すると同時に開孔6が形成されるように第2の層間絶縁膜4をエッチング除去する。従って層間絶縁膜に設けられる通常のコンタクトホールと開孔6を同一マスクにより同一工程で形成することができる。例えば特公平4-79138号公報によると、図18に示したように同一のPSG膜においてMOSトランジスタのソース・ドレイン領域にコンタクトするコンタクトホール、およびフィールド層に形成されたヒューズ部上に設けられる開孔を同時に形成することが開示されている。

[0006]

【発明が解決しようとする課題】このようにエッチング 除去によりコンタクトホールとヒューズとを同時に形成 する場合ヒューズ部が露出されてしまう。ヒューズ部が 露出されてしまうと不慮の原因でヒューズ部がテスト前 に断線されてしまうという問題点があった。そのために 図18のようにヒューズ表面に保護膜を予め形成しておき、エッチングによるヒューズ表面の露出を防ぐことができる。前記公報ではポリシリコン層・モリブデンシリサイト層の2層構造による保護膜をヒューズ表面に形成している。しかしながら保護膜を形成する工程が新たに必要となるという問題点があった。なお前記公報では保護膜はMOSトランジスタのゲート電極と同一材料で同一工程で形成されるが、半導体装置が多層構造になると、断線されやすいようにヒューズ部はできるだけ上部の層に形成するので、保護膜をゲート電極と同時に形成できるとは限らない。

【0007】この発明は上記の問題点を解決するためになされたもので、保護膜形成等のプロセスを追加することもなく、ヒューズ部を保護しながら、ヒューズ断線用の開孔を形成する半導体装置の製造方法を提供するものである。

[0008]

【課題を解決するための手段】第1の発明に係る半導体装置の製造方法は、ヒューズ部を構成する第1の導電層を第1の絶縁膜上に形成するとともに、半導体基板に形成される回路の一部を構成する第2の導電層を第1の絶縁膜上に形成する工程、第1および第2の導電層を覆うように第1の絶縁膜上に層間絶縁膜となる第2の絶縁膜を堆積させる工程、および第2の絶縁膜を選択的にエッチング除去することにより、第2の絶縁膜表面の第2の導電層上に位置する領域に生じた、第2の絶縁膜表面の第1の導電層上に位置する領域に対して凸状の段差を第2の導電層が露出しない程度に取り除くと同時に、前記第2の絶縁膜表面に、底部が第2の絶縁膜を介して前記第1の導電層と対向する凹部を形成する工程を含んだものである

【0009】第2の発明に係る半導体装置の製造方法は、凹部内を含む第2の絶縁膜上に第3の絶縁膜を堆積させる工程、第3の絶縁膜表面における凹部上に位置しない箇所に第3の導電層を形成する工程、第3の導電層を覆うように凹部上に位置する領域を含む第3の絶縁膜上に第4の絶縁膜を堆積させる工程、および第3の導電層にコンタクトする第1の孔、および底部が第2および第3の絶縁膜を介して第1の導電層と対向する第2の孔をそれぞれ第4の絶縁膜表面より同時に開口するように、第4の絶縁膜を選択的にエッチング除去する工程を含んだものである。

【0010】第3の発明に係る半導体装置の製造方法は、第3の絶縁膜および第4の絶縁膜は互いに異なる材料により堆積されたものである。

【0011】第4の発明に係る半導体装置の製造方法は、第3の絶縁膜は酸化膜により構成され、第4の絶縁膜は窒化膜により構成されたものである。

【0012】第5の発明に係る半導体装置の製造方法

は、凹部を除く第2の絶縁膜表面に第3の導電層を形成する工程、第3の導電層を覆うように凹部内を含む第2の絶縁膜上に第3の絶縁膜を堆積させる工程、および第3の導電層にコンタクトする第1の孔、および底部が第2の絶縁膜を介して第1の導電層と対向する第2の孔をそれぞれ第3の絶縁膜表面より同時に形成するように、第3の絶縁膜を選択的にエッチング除去する工程を含んだものである。

【0013】第6の発明に係る半導体装置の製造方法 は、第2の導電層は第1の絶縁膜上にその軸方向が半導 体基板の主面に対して垂直方向の柱状に形成されたキャ パシタの一方の電極と対向するキャパシタの他方の電極 として形成されたものである。

【0014】また、第7の発明に係る半導体装置の製造 **方法は、層間絶縁膜となる第1の絶縁膜上にヒューズ部** となる第1の導電層、および半導体基板に形成される回 路の一部を構成する第2の導電層を形成する工程、第1 および第2の導電層を覆うように、第1の絶縁膜上に層 間絶縁膜となる第2の絶縁膜を堆積させる工程、第2の 絶縁膜表面における第1の導電層上に位置しない箇所に 配線層となる第3の導電層を形成する工程、第3の導電 層を覆うように、第1の導電層上を含む第2の絶縁膜上 に第3の絶縁膜を堆積させる工程、第3の導電層にコン タクトする第1の孔、および底部が第2の絶縁膜を介し て第1の導電層と対向する第2の孔をそれぞれ第3の絶 縁膜表面より同時に開口するように、第3の絶縁膜を選 択的にエッチング除去する工程、第2の孔を除く第3の 絶縁膜表面に、第1の孔を介して第3の導電層に接続さ れる部分を含む、配線層となる導電層を形成する工程、 第4の導電層を覆うように第2の孔内および第3の絶縁 膜上に第4の絶縁膜を堆積させる工程、および第4の導 電層にコンタクトする第3の孔、および底部が第2の孔 内で第2の絶縁膜を介して第1の導電層と対向する第4 の孔をそれぞれ第4の絶縁膜表面より開口するように、 第4の絶縁膜を選択的にエッチング除去する工程を含ん だものである。

[0015]

【発明の実施の形態】

実施の形態 1.以下、この発明の一実施の形態を説明する。図 1 は本実施の形態における半導体装置を示す構造断面図であり、具体的には円筒型キャパシタを有するダイナミック・ランダムアクセス・メモリ(以下、DRAM)を示したものである。図 1 においてはDRAMのメモリセルアレイ部101aの一部の断面、および行デコーダ、列デコーダ等の周辺回路部101bの一部の断面を示したもので、102 は p型半導体からなる半導体基板、103は半導体基板102 に形成され半導体基板102 よりも不純物濃度の高いp型半導体からなる pウェル、104 は半導体基板102 に形成された n型半導体からなる nウェル、105a~105dは半導体基板102 に形成されるMOSトラン

ジスタ間を分離するための素子分離領域(シリコン酸化 物等の絶縁物)、106a~106cは素子分離領域105a、105b 間のpウェル103 表面に領域C1、C2を離して並列して形 成された n型半導体からなるソース・ドレイン領域、10 6d、106eは素子分離領域105c、105d間のpウェル103表 面に領域C3を離して形成されたn型半導体からなるソー ス・ドレイン領域、107a 、107b はnウェル104 表面に 領域C4を離して形成されたp型半導体からなるソース・ ドレイン領域である。108aは素子分離領域105a上に形成 された絶縁酸化膜、108b~108dはそれぞれpウェル103 の領域C1、C2及びC3に対向して形成された絶縁酸化膜、 108eはnウェル104 の領域C4に対向するように形成され た絶縁酸化膜、109aは絶縁酸化膜108aを介して素子分離 領域105aに対向して形成された導電層、109b~109eは絶 縁酸化膜108b~108eを介してそれぞれ領域C1~C4と対向 するように形成されたゲート電極である。

【0016】メモリセルアレイ部101a側には、ソース・ドレイン領域106a、106bおよびゲート電極109bにより n チャネルMOSトランジスタ110aが形成され、ソース・ドレイン領域106b、106cおよびゲート電極109cにより n チャネルMOSトランジスタ110bが形成される。導電層109aおよびゲート電極109b、109cは並行に配置されたワード線の一部からなり、図示しないMOSトランジスタのゲート電極をもなしている。一方周辺回路部101b側には、ソース・ドレイン領域106d、106eおよびゲート電極109cにより n チャネルMOSトランジスタ110cが形成され、ソース・ドレイン領域107a、107bおよびゲート電極109cにより p チャネルMOSトランジスタ111が形成される

【0017】また図のように絶縁酸化膜108a~108e、および各々の上面に形成された導電層109aとゲート電極109b~109eの両側壁にはシリコン酸化膜からなるサイドウォール絶縁膜111が形成されている。

【0018】120 はメモリセルアレイ部101aの設けられ た領域、および周辺回路部101bの設けられた領域の全面 に同時に形成されたTEOS (Tetre Ethyl Orthosilli cate) 酸化膜による層間絶縁膜、121 は層間絶縁膜120 に開口されたコンタクトホール、122 はコンタクトホー ル121 を介してソース・ドレイン領域106bに接続される ビット線で、ソース・ドレイン領域106bに接続するn型 のポリシリコンからなる部分123aとこの接続部分123a上 に形成されたシリサイド (WSi、MoSi等) からな る低抵抗の部分123bとによるポリサイドで構成される。 124 は層間絶縁膜120 の全面に同時に形成されたTEO S酸化膜による層間絶縁膜、125a、125bはそれぞれ円筒 型のキャパシタである。キャパシタ125a、125bは、層間 絶縁膜120 、124 に開口されたコンタクトホール126a. 126bを介してそれぞれソース・ドレイン領域106a 106 cに接続された一方の電極127a、127b、この電極127a、1 27b 上に形成されたキャパシタ用誘電膜128 およびキャ

パシタ用誘電膜128 を介して電極127a、127bに対向するように形成された他方の電極からなるセルプレート129を有する。電極127a、127b、およびセルプレート129は n型にドープされたポリシリコン、キャパシタ誘電膜128はシリコン酸化膜とシリコン窒化膜の積層膜である。また電極127a、127bは底部および側部からなりその軸が 層間絶縁膜124表面に垂直な方向をなす円筒状に形成されている。

【0019】130 はヒューズ部を構成する導電層で、図示しない箇所で周辺回路部101bの行デコーダ、または列デコーダの配線に接続されている。この図はウェハテストによりヒューズ部がレーザ照射により断線された状態を示している。

【0020】140 はメモリセルアレイ部101aにおけるセ ルプレート140 表面、および周辺回路部101bにおけるヒ ューズ部130 および層間絶縁膜124 表面に形成されたT EOS酸化膜からなる層間絶縁膜、141 は層間絶縁膜14 0表面における導電層130上に位置する領域に形成され た凹部、142a、142bはメモリセルアレイ部101aにおける 層間絶縁膜140 の表面に形成されたアルミニウムからな る配線層、143 は配線層142a、142bを覆い凹部141 を含 むように層間絶縁膜140 全面に形成されたTEOS酸化 膜からなる層間絶縁膜、144 は層間絶縁膜143 に開口さ れたコンタクトホール145 を介して配線層142bに接続さ れ、層間絶縁膜143 表面に形成されたアルミニウムから なる配線層、146 は電極パッドとなるアルミニウムから なる配線層である。一般的に半導体装置ではアルミニウ ムの多層の金属配線が採用されているがこのDRAMに おいてはアルミニウムの2層配線により形成されてい る。

【0021】150 は配線層144、146を覆うように形成されたシリコン窒化膜(Si_3N_4)からなるパッシベーション膜、151 は配線層146 を電極パッドとして露出させる開孔、152 はヒューズ部の位置するパッシベーション膜の表面に形成されたレーザ照射用の開孔、153 はレーザ照射により開口された部分を示す。

【0022】図2は図1に示すDRAMのメモリセルアレイ部に形成されたメモリセルの回路構成図である。ビット線1は図1に示すビット線122に相当し、ワード線1、2および3はそれぞれ図1に示すゲート電極109c、109bおよび導電層109aにそれぞれ相当する。メモリセルMC1において、MOSトランジスタ110bはゲート電極がワード線1に接続され、ソース・ドレインの一端子がビット線1に、他端子がキャパシタ125bの一方の電極127bにそれぞれ接続される。またメモリセルMC2において、MOSトランジスタ110aはゲート電極がワード線1に接続され、ソース・ドレインの一端子がビット線1に、他端子がキャパシタ125aの一方の電極127aにそれぞれ接続される。またキャパシタ125a、125bの他方の電板、すなわちセルプレート129にはセルプレート電位V

cpが印加されている。さらにビット線1に隣接した図示しないビット線2に接続されたメモリセルMC3において、MOSトランジスタのゲート電極がワード線3に接続されている。図2において付された符号は、図1のものと同一のものを示す。特に図1および図2に示したメモリセルMC1、MC2は、メモリセルアレイ部の形成領域の最端に形成されたメモリセルとし、行方向、列方向にそれぞれ繰り返し配設されている。

【0023】次に図1に示されたDRAMの製造方法について図3ないし図13を参照しながら説明する。 【0024】(1)図3(a)

まず、p型半導体基板102 の一主面にLOCOS (Loca l Oxidation of Silicon) 法により選択的に素子分離領域105a~105dを形成する。nウェルの形成される領域にフォトリソグラフィーを用いてレジストを形成してそのnウェル領域をマスクした後、p型のイオン (ボロンイオン等)を注入することにより半導体基板102 より不純物濃度の高いpウェル103 を形成する。nウェルの形成領域をマスクしたレジストを除去した後、今度はpウェル103 領域をマスクするレジストをフォトリソグラフィーにより形成し、n型のイオン (リンイオン等)を注入することにより、nウェル104 を形成する。そしてレジストを除去する。

【0025】MOSトランジスタ110a~110c、111 の形 成されるウェル領域全面を熱処理によりシリコン酸化膜 を形成する。次いで化学気相成長法(以下、CVD法) によりイオンドープされたポリシリコンからなる電極層 をそのシリコン酸化膜および素子分離領域105a~105b上 に堆積させる。フォトリソグラフィーにより表面の必要 箇所にレジストを形成し、このレジストをマスクとして 選択的にエッチング除去することにより導電層109aおよ びゲート電極109b~109eを形成し、さらに導電層109aお よびゲート電極109b~109cをマスクとしてエッチングす ることにより絶縁酸化膜108a~108eを形成する。そして nウェル104 領域をレジストでマスクし、ヒ素イオン等 のn型イオンを選択的に注入することによりn型半導体 のソース・ドレイン領域106a~106eを形成する。レジス トを除去した後にCVD法によりシリコン酸化膜で導電 層109aおよびゲート電極109b~109eを覆う。このシリコ ン酸化膜を異方性エッチングすることによりサイドウォ ール絶縁膜111 を形成する。

【0026】次に、メモリセルアレイ部101a、周辺回路部101bにおけるpウェル103の形成された領域をレジストでマスクし、ボロンイオン等のp型イオンを選択的に注入することによりp型半導体のソース・ドレイン領域107a~107bを形成する。そしてマスク用に形成したレジストを除去する。

【0027】(2)図3(b)

次に、図3(b)に示すように、CVD法を用いてメモリセルアレイ部101aおよび周辺回路部101bの全面にTE

OS酸化膜からなる層間絶縁膜120 を堆積する。その後エッチングによりソース・ドレイン領域106bにコンタクトするコンタクトホール201 を層間絶縁膜120 に形成する。なお、エッチング除去工程においては、そのエッチング前にはフォトマスクを用いて所定の箇所にレジストを形成してエッチングされない箇所をマスクする工程、およびエッチング後にはレジストを除去する工程がそれぞれある。以下では特段説明のあるものを除きエッチング除去の前後にはレジスト形成およびその除去の工程があるものとする。

【0028】(3)図4(a)

次に、図4(a)に示すように、ビット線122 における接続部分123aとなるn型のポリシリコン層をCVD法によりコンタクトホール201 内および層間絶縁膜120 上に形成し、さらにこのポリシリコン層上に低抵抗の部分12 3bとなるシリサイト(WSi、MoSi等)をスパッタリング法またはCVD法で堆積させる。そしてポリシリコンおよびシリサイトを選択的にエッチング除去することによりビット線122 を形成する。なお図示していないが、このエッチング除去により周辺回路部101bを構成するための導電層を同時に形成することも可能である。

【0029】(4)図4(b)

次に、図4(b)に示すように、CVD法によりTEO S酸化膜からなる層間絶縁膜124 をビット線122 上および層間絶縁膜120 の全面に堆積させる。その後エッチングによりソース・ドレイン領域106aおよび106cにそれぞれコンタクトするコンタクトホール126a、126bを層間絶縁膜120、124 に形成する。

【0030】(5)図5(a)

次に、CVD法を用いてメモリセルアレイ部101a、周辺回路部101bにおけるコンタクトホール126a、126b内および層間絶縁膜124の全面にn型のポリシリコン層を形成する。この後さらにCVD法を用いてこのn型ポリシリコン層の全面にTEOS酸化膜からなる絶縁膜を形成する。そしてコンタクトホール126a、126bを中心軸としてその上に円筒形状に形成されるように、エッチングにより積層したポリシリコン層および絶縁膜を選択的に除去する。したがって図5(a)のようにキャパシタ125a、125bにおけるそれぞれ一方の電極の底部210a、210b、および残存する絶縁膜211a、211bが円筒状に形成される。【0031】(6)図5(b)

次に、図5 (b)に示すように、キャパシタ電極の底部210a、絶縁膜211aの側面、および底部210b、絶縁膜211bの側面のそれぞれ全体を覆うように、n型のポリシリコンからなるキャパシタの側部212a、212bを形成する。側部212a、212bの形成方法はまず図5 (a)においてフォトリソグラフィーを用いて周辺回路部101bの領域全体をレジストでマスクし、底部210a、210b、絶縁膜211a、211bを覆うようにメモリセルアレイ部101a領域の層間絶縁膜124上にn型のポリシリコン層をCVD法により堆積

させ、このポリシリコン層を異方性エッチングして、側部212a、212bを形成する。底部210a、側部212aによりキャパシタ125aの一方の電極127a、底部210b、および側部212bによりキャパシタ125bの一方の電極127bがそれぞれ形成される。

【0032】(7)図6(a)

次に、図5(b)において絶縁膜211a、211bを除去した後に、電極127a、127bの全面を覆うようにキャパシタの誘電膜128をメモリセルアレイ部101a領域における層間絶縁膜124上に形成する。なお、図5(b)において周辺回路部101b領域をマスクしたレジストが存在しているため、この誘電膜は周辺回路部101b領域には形成されない。そして図6(a)のように誘電膜128形成後にこのレジストを除去し、メモリセルアレイ部101a、周辺回路部101bの全面にn型にドープされたポリシリコン層220をCVD法により堆積させる。

【0033】(8)図6(b)

次に、図6 (b)に示すように、メモリセルアレイ部10 la領域のポリシリコン層220 はそのままセルプレート12 9 をなし、周辺回路部101bにおけるは、ヒューズ部130 が形成されるように、ポリシリコン層220 をエッチングにより選択除去する。なお必要があれば周辺回路を構成する導電層の一部を、ポリシリコン層220 のエッチングにより層間絶縁膜140 上にヒューズ部130 とともに形成することも可能である。

【0034】(9)図7

次に、図7に示すようにCVD法を用いてメモリセルア レイ部101a、周辺回路部101bの全面にTEOS酸化膜か らなる層間絶縁膜230 を堆積させる。図2で示したメモ リセルアレイ部101aのメモリセル最端領域では、円筒型 キャパシタ125a、125b上に位置する領域には段差部分23 1が、その他の領域には平坦部分232がそれぞれ生じ る。この段差部分231 は平坦部分232 に対してキャパシ タ125a、125bの電極127a、127bの高さhoと同程度に凸に 生じる。例えば本実施の形態においては6000Å程度 である。一方、周辺回路部101b領域においてはヒューズ 部130 上にヒューズ部130 の膜厚分だけ凸の部分233 が 生じる他はほぼ平坦である。凸部分233 は、その高さh1 がおよそ数百Åで、メモリセルアレイ部101aの平坦部分 232 とほぼ同じ高さに位置している。また層間絶縁膜23 0 はCVD法により全面に堆積させたので各場所でほぼ 均一な膜厚に形成されている。

【0035】(10)図8

層間絶縁膜230 における段差部分231 と平坦部分232 との境界上に金属配線層を形成する場合、段差部分231 と平坦部分232 との差により断線が生じ、または転写工程における焦点進度のマージン不足による転写不良が生じる可能性があり、そのためこのようなの問題が生じない程度の量だけ段差部分231 を削る必要がある(これを平坦化と呼ぶ)。そこで段差部分はエッチングにより除去

されるが、同時にヒューズ部130 上に位置する領域に矩形状に開口する凹部を形成する。これはレーザ照射によりヒューズ部130 が断線されやすくするために膜厚を小さくしておくためである。そこで、図8のようにメモリセルアレイ部231 の平坦部分232、および周辺回路部101bにおける凹部の形成領域234 以外の部分にフォトリソグラフィーを用いてレジスト240 を形成する。このレジスト240 は1枚のフォトマスクにより形成される。そしてエッチングにより層間絶縁膜230 における点線部分より上の部分を除去する。

【0036】(11)図9

レジスト240 を除去した後、図9に示すように段差部分231 が平坦化されると同時に、凹部141 の形成された層間絶縁膜140 が得られる。平坦化においては段差部分23 1 が平坦部分232 と同じ高さになる程度に、かつセルプレート129 が表面に露出しない程度でエッチング除去を終了する。そのとき同時に領域244 も同程度の深さまで除去されることになり(図8に示すh2とh3とはほぼ同じ高さ)、この時点で凹部141 のエッチングも終了される。図7において層間絶縁膜230 はCVD法により各場所でほぼ均一な膜厚に形成されているので、エッチング除去により段差の平坦と同時に凹部141 が形成されたとしてもヒューズ部130 が凹部141 の底部に露出することはない。凹部141 はその底部は層間絶縁膜230 を介して対向して形成される。

【0037】(12)図10

次いでCVD法を用いて凹部141 を含むメモリセルアレ イ部101a、周辺回路部101bの全面にアルミニウム層を堆 積した後、このアルミニウム層をエッチングによりアル ミニウムからなる配線層が形成される。図10に示すよ うにメモリセルアレイ部101a領域には配線層142a、142b を形成する。一方周辺回路部101b領域には図示されない 箇所に、周辺回路部101b領域のMOSトランジスタのソ ース・ドレイン領域に接続する配線層が形成されてお り、図9に示す構造の形成後にはソース・ドレイン領域 への接続のためのコンタクトホールが開口されている。 また凹部141 内には配線層は形成されない。そしてCV D法を用い、配線層142a、142bを覆うように凹部141 内 および層間絶縁膜140 上の全面にTEOS酸化膜からな る層間絶縁膜143 を堆積させる。したがって凹部141 の 形成された領域上にはさらに凹部250 が形成されること になる。なお層間絶縁膜140 表面および凹部141 の底部 には図9のように凹凸が生じているが、図10では簡単 のため平坦に図示している。

【0038】(13)図11

次に、図11に示すように層間絶縁膜143 に配線層142b とコンタクトするコンタクトホール145 をエッチングに より形成する。この後CVD層を用いて凹部250 を含む 層間絶縁膜143 の全面にアルミニウム層を堆積させ、エ ッチングにより、メモリセルアレイ部101a領域にコンタ クトホール145 を介して配線層142bに接続するアルミニウムからなる配線層144 を形成し、周辺回路部101bには配線層146 をそれぞれ形成する。特に配線層146 は層間絶縁膜143 内に形成された図示しない下部の配線層とコンタクトホールを介して接続されている。また凹部250には配線層は形成されない。なお、図11の段階で配線層146 に信号を入力してウェハテストを行い、その結果によりヒューズ部にレーザ照射してもよいが、露出された配線層をレーザ照射により不慮に損傷させないためにパッシベーション膜150 で配線層146 を保護した後にレーザ照射することが好ましい。

$[0039](14) \boxed{3}12$

次に、図12に示すように、CVD法を用い配線層144、146を覆うようにシリコン窒化膜(Si_3N_4)からなるパッシベーション膜150を凹部250内および層間絶縁膜143の全面に堆積させる。このとき凹部250の形成された領域上にはさらに凹部260が形成されることになる。

$[0040](15) \boxed{3}$

配線層146 はこのDRAMの電極パッドとなる部分で、 回路を動作させるための信号が配線層146 に入力され る。したがって図13に示すようにウェハテスト段階に おいてはテスト信号を印加させるために配線層146 を露 出させる開孔151をパッシベーション膜に設ける。また 凹部260 の底部にさらに開孔270 を形成する。開孔151 、260 はパッシベーション膜150 をエッチングにより 同時に形成することができる。図示したように開孔260 内において層間絶縁膜143 の表面が露出される程度でエ ッチングを終了する。この開孔270 および凹部260 によ りレーザ照射用の開孔152 が形成される。エッチングに おいて特定のエッチャントを用いることにより、特定の 材質を選択してエッチングすることが可能である。層間 絶縁膜140 とパッシベーション膜150 とは異なる材質で あるので、パッシベーション膜150 のみをエッチングす るエッチャントを選択することによって、パッシベーシ ョン膜150 をオーバエッチングしても、開孔270 におけ る底部の層間絶縁膜143 を除去することはない。したが って、オーバエッチングによりヒューズ部130 を露出さ せることはない。しかしあまり長時間エッチングする と、アルミニウムの配線層146 がオーバエッチングされ てしまい損傷する可能性があるので注意を要する。また 実際には多少の膜厚差は存在するため、開孔151 が配線 層146 を露出させれば開孔152 は底部に層間絶縁膜140 を露出させなくてもよく、わずかにパッシベーション 膜150 が存在してもよい。

【0041】図14は、図13における凹部141、250 および260の形成された領域Aの平面図である。図14 においてR1が層間絶縁膜140表面に形成された凹部14 1の領域、R2が層間絶縁膜143表面に形成された凹部 250の領域、R3がパッシベーション膜150表面に形成 された凹部260 の領域、そしてR4が凹部260 の底部に形成され、層間絶縁膜143 を露出する開孔270 の領域である。X1、X2、X3、X4およびY は、それぞれ図13に示された凹部141、250、260、開孔270 およびヒューズ部130 の各断面幅を示し、図13の領域AはI-I線における断面部分である。またヒューズ部130 は図13の図面に対して垂直な方向に延設して形成されている。本実施の形態で説明した製造方法により、各領域R1~R4は矩形状に形成され、領域R2は領域R1内に、領域R3は領域R2内に、領域R4の断面幅X4内にヒューズ部130 の断面幅Yが位置するように形成する。したがってヒューズ部130 には開孔152 を介して的確にレーザ照射される。

【0042】図13において、開孔151を介して配線層 146にテスト信号を与えてDRAMのウェハテストを行う。そしてヒューズ部130を切断する必要がある場合には、レーザ照射用の開孔152内へレーザを照射しヒューズ部130を切断する(図1に示した状態)。その後、電極パッドとなる配線層146よりワイアボンディングされ、チップ全体を樹脂でパッケージングする。

【0043】なお、図12に示した構造において、ヒューズ部130から凹部260の底部までの膜厚に対してもレーザ照射により十分ヒューズ部130の切断が可能ならば、図13に示したように開孔270を設ける必要はない。開孔151のみを設ければよい。

【0044】また、ヒューズ部を断線しやすくするためには、ヒューズ部130をできるだけ高い位置で形成することがよい。例えば図13においてはアルミニウムの配線層142a、142bと同時に形成してもよい(この場合、凹部141は存在しない)。しかしながら金属配線層をヒューズ部に用いた場合、熱伝導性の高い金属においてはレーザ照射によりエネルギーが分散してしまうのでレーザトリミングが大変困難である。したがってヒューズ部は金属より熱伝導性の小さいボリシリコン層により形成することが適切であり、本実施の形態に示したDRAMにおいてはキャパシタのセルプレート129と同時に形成することが好ましい。

【0045】この実施の形態のように、同じ層間絶緑膜上にヒューズ部となる第1導電層、および回路の一部を構成しヒューズ部の表面より高い位置に配置される部分を含む第2導電層(この実施の形態では円筒型キャパシタのセルプレートを示したがこれに限るものではない)を形成し、さらにその上にCVD法などを用いて層間絶縁膜を堆積した場合、第2導電層の形成領域には第1導電層の形成領域に対して凸上の段差が生じる。したがって(a)この段差を平坦化すること、および第1導電層上に凹部を形成することを同一のエッチング除去することにより、それぞれに別々のマスクを用いることなく同一のマスクでもって形成できる(このマスクはエッチング

前のレジスト形成に用いるものである)、(b)第2導電層を露出しない程度に平坦化のエッチングを行うので、凹部は第1導電層を露出させないように形成される。したがって図18のようにヒューズ部上に保護膜を形成することもなく、ヒューズ部の露出を防ぐことができ、ヒューズを保護することができる。

【0046】さらに図13のようにヒューズ部が形成される層間絶縁膜124より上層の絶縁膜(本実施の形態ではパッシベーション膜)においてヒューズ部上の位置する開孔270を形成したので、さらにヒューズ部からその直上の開孔270の底部までの膜厚が小さくなり、レーザ照射によりヒューズ部の断線がさらに容易になる。このとき開孔270は配線層146を露出する開孔151と同一エッチング工程により形成されるので、別々のマスクを用いることなく同一のマスクでもって開孔151、270が形成できる。したがって製造工程数が少なくなる。

【0047】実施の形態2.この発明の別の実施の形態について図15および図16を参照しながら説明する。実施の形態1における図10で層間絶縁膜143を層間絶縁膜140に堆積させ、図11で配線層142kにコンタクトするコンタクトホール145を層間絶縁膜143に形成した。本実施の形態が実施の形態1と異なる点は、図10の構造を形成した後、図15(a)のようにエッチングによりコンタクトホール145と同時に凹部141の領域内に開孔300を形成することである。

【0048】なお、図15および図16においては図3ないし図13と同一のものには同一の符号を付してあり、層間絶縁膜124より下部の構造は図示していないが、図3ないし図13と同一プロセスにて同一構造が構成されたものとする。

【0049】(1)図15(a)

まず、図10においてコンタクトホール145 形成部分と 凹部300 の形成部分以外の層間絶縁膜143 の表面には1 枚のマスクを用いてレジストが形成され、この後エッチングが行われる。層間絶縁膜143 はCVD法によりほぼ 均一に堆積されたので、図10においては配線層142b直 上の層間絶縁膜143 の膜厚と凹部141 直上の層間絶縁膜 143 の膜厚は同程度である。よってコンタクトホール14 5 が配線層142bを露出させると同時に、開孔300 における底部に層間絶縁膜140 が露出し、この時点でエッチングを終了する。したがって開孔300 はその底部が層間絶縁膜140 を介してヒューズ部130 と対向して形成される。なお実際には多少の膜厚差は存在するため、開孔14 5 が配線層142bを露出させれば開孔300 は底部に層間絶縁膜140 を露出させなくてもよく、わずかに層間絶縁膜 143 部分が存在してもよい。

【0050】(2)図15(b)

次に、図15(b)において層間絶縁膜143 上に、メモリセルアレイ部101a側にはコンタクトホール145 を介して配線層144 、および周辺回路部101b側に電極パッドと

なる配線層146 をそれぞれ形成する。配線層144 、146 の形成方法はコンタクトホール145 内、開孔300 内、および層間絶縁膜143 表面の全体にアルミニウム層を形成した後、このアルミニウム層をエッチングにより選択除去するものである。その後、CVD法を用い配線層144 、146 を覆うようにシリコン窒化膜(Si₃N₄)からなるパッシベーション膜150 を開孔300 内および層間絶縁膜143 の全面に堆積させる。このとき開孔300 の形成された領域内の上にはさらに凹部310 が形成されることになる。

【0051】(3)図16

そして、図16において、信号を配線層146に印加させるための開孔151、および凹部310の底部からさらに開孔320を形成するように、パッシベーション膜150を選択的にエッチング除去する。またパッシベーション膜150はCVD法によりほぼ均一に堆積されたので、図15(b)においては配線層146直上のパッシベーション150の膜厚と凹部300内のパッシベーション膜320の膜厚はほぼ同程度である。よって開孔151が配線層146を露出させると同時に、凹部320における底部に層間絶縁膜140が露出する。この時点でエッチングを終了する。凹部320は凹部300内に形成され、その底部(層間絶縁膜140の露出面)はヒューズ部130と対向して形成される。凹部310、開孔320によりレーザ照射用の開孔330が得られる。

【0052】なお、実施の形態1のようにエッチングにおける特定のエッチャントを用いることにより、特定の材質を選択してエッチングすることが可能である。層間絶縁膜140とパッシベーション膜150とは異なる材質であるので、パッシベーション膜150のみをエッチングするエッチャントを選択することによって、パッシベーション膜150をオーバエッチングしても、凹部320の底部の層間絶縁膜140をさらに除去してヒューズ部130を露出させることはない。

【0053】図16に示す状態において電極パッドとな る配線層146 にテスト信号が印加される。このテストの 結果、ヒューズ部130 を切断する必要がある場合には、 開孔330 にレーザ照射してヒューズ部130 を切断する。 【0054】この実施の形態において、層間絶縁膜140 上に形成される層間絶縁膜143 において配線層142bとコ ンタクトするコンタクトホールとともに、ヒューズ部13 0 上に位置する箇所に開孔300 を設けたので、実施の形 態1に比べ、ヒューズ部130からレーザ照射面までの膜 厚がさらに薄くなり、レーザ照射によりヒューズ部が切 断しやすくなる。またエッチングによりそれぞれ開孔30 0、320を形成したときには、層間絶縁膜140はヒュー ズ部130 を露出させずに保護し、ヒューズ部130 の不慮 の断線を防ぐ。さらにこの凹部300 は同一層間絶縁膜に おいてコンタクトホールとともに形成されたので、1枚 のマスクにて同時に形成され製造工程数が少なくなる。

【0055】また、図15(b)に示さた、ヒューズ部130からパッシベーション膜150表面までの膜厚であっても、レーザ照射により容易にヒューズ部130が切断できるのであれば、特段図16のように凹部320を形成することなく、開孔151のみを形成すればよい。

【0056】またメモリセルアレイ部101a領域における 円筒型キャパシタ125a、125b上の層間絶縁膜230 表面に は段差部分231 が生じた。これは上述したとおり層間絶 縁膜230 にさらに配線を行った場合に断線などの問題点 があったために段差部分231を除去したものである。し かしその層間絶縁膜上に配線層を形成するにあたり何等 支障がない場合にはこの段差部分231 を除去しなくても よく、平坦化のプロセスは省略される。したがってヒュ ーズ部130 上に凹部141 を形成する場合は、単独のプロ セスで形成されることになり製造工程数が増えることに なる。そこで凹部141 を形成しないときは、その分だけ ヒューズ部130 の表面から開孔330 までの膜厚が増える ことになる。しかしそれがレーザ照射によりヒューズ部 130 が断線できる程度の膜厚であれは、凹部141 を構成 する必要はない。 本実施の形態のような 2 層配線に限ら ず3層以上の多層配線構造において、各配線層上に堆積 される絶縁層に開口されるコンタクトホールと同時に、 ヒューズ部上に開孔を形成し、さらに各絶縁層において この工程を繰り返し行うことにより、ヒューズ部からレ ーザ照射用の開孔までの膜厚を小さくすることができ る。

[0057]

【発明の効果】以上説明したとおりこの発明に係る半導体装置の製造方法によると、層間絶縁膜となる第2の絶縁膜表面において、回路の一部を構成する第2の導電層上に位置する領域に生じた、ヒューズ部となる第1の導電層上に位置する領域に対して凸状の段差を第2の絶縁膜を所露出しない程度に取り除くと同時に、第2の絶縁膜を介して第1の導電層と対向する凹部を形成するように選択的にエッチング除去するので、凸状の段差を取り除くこと、およびヒューズ部となる第1の導電層を露出させずに凹部を形成することは、何等製造工程を追加せずに行うことができ、かつヒューズ部の保護を図りながらヒューズ部上の膜厚を小さくすることができるという効果を奏する。よってレーザ照射によるヒューズ部切断が容易になる。

【0058】また、第3の絶縁膜上に形成された第3の 導電層にコンタクトする第1の孔、および底部が第2お よび第3の絶縁膜を介してヒューズ部を構成する第1の 導電層と対向する第2の孔をそれぞれ第4の絶縁膜表面 より同時に開口するように、第4の絶縁膜を選択的にエ ッチング除去するので、第2の孔を形成することにより ヒューズ部表面の直上の膜厚をさらに小さくすることが でき、レーザ照射によるヒューズ部の切断を容易にす る。ここで第2の孔は第3の導電層にコンタクトする第 1の孔と同時に形成するので、製造工程数を追加せずに 第2の孔を形成することができる。

【0059】また、第2の絶縁膜上に形成された第3の 導電層にコンタクトする第1の孔、および底部が第2の 絶縁膜を介してヒューズ部を構成する第1の導電層と対 向する第2の孔をそれぞれ第3の絶縁膜表面より同時に 形成するように、第3の絶縁膜を選択的にエッチング除 去するので、第2の孔を形成することによりヒューズ部 表面の直上の膜厚をさらに小さくすることができ、レー ザ照射によるヒューズ部の切断を容易にする。ここで第 2の孔は第3の導電層にコンタクトする第1の孔と同時 に形成するので、製造工程数を追加せずに第2の孔を形 成することができる。

【0060】さらにこの発明の別の半導体装置の製造方法によると、ヒューズ部となる第1の導電層を覆うように形成された第2の絶縁膜上に第3および第4の導電層のように多層の配線層が形成された場合において、ヒューズ部上の膜厚を小さくするための第2の孔、および第4の孔は各々第2の絶縁膜を介して第1の導電層上に形成されるので、ヒューズ部を露出させることなくヒューズ部上の膜厚を小さくすることができ、レーザ照射によるヒューズ部切断が容易になる。また第2の孔はエッチング除去により配線層となる第3の導電層にコンタクトする第1の孔をとともに形成され、第4の孔はエッチング除去により配線層となる第4の導電層にコンタクトする第3の孔をとともに形成されるので、製造工程を追加することなく第2および第4の孔を設けることができるという効果を奏する。

【図面の簡単な説明】

【図1】 この発明の実施の形態1に示した半導体装置 (DRAM)の構造断面図である。

【図2】 図1におけるDRAMのメモリセルアレイ部 に形成されたメモリセル構造の構成する回路図である。

【図3】 図1の半導体装置の製造方法の一工程を示す 半導体装置の構造断面図である。

【図4】 図1の半導体装置の製造方法の一工程を示す 半導体装置の構造断面図である。

【図5】 図1の半導体装置の製造方法の一工程を示す

半導体装置の構造断面図である。

【図6】 図1の半導体装置の製造方法の一工程を示す 半導体装置の構造断面図である。

【図7】 図1の半導体装置の製造方法の一工程を示す 半導体装置の構造断面図である。

【図8】 図1の半導体装置の製造方法の一工程を示す 半導体装置の構造断面図である。

【図9】 図1の半導体装置の製造方法の一工程を示す 半導体装置の構造断面図である。

【図10】 図1の半導体装置の製造方法の一工程を示す半導体装置の構造断面図である。

【図11】 図1の半導体装置の製造方法の一工程を示す半導体装置の構造断面図である。

【図12】 図1の半導体装置の製造方法の一工程を示す半導体装置の構造断面図である。

【図13】 図1の半導体装置の製造方法の一工程を示す半導体装置の構造断面図である。

【図14】 図13に示された半導体装置におけるヒューズ部130 の形成された領域を示す平面図である。

【図15】 この発明の実施の形態2における半導体装置の製造方法の一工程を示す半導体装置の構造断面図である。

【図16】 この発明の実施の形態2における半導体装置の製造方法の一工程を示す半導体装置の構造断面図である。

【図17】 従来技術による半導体装置の製造方法を示す説明図である。


【図18】 従来技術による半導体装置を示す構造断面 図である。


【符号の説明】


101 …半導体基板、124 …層間絶縁膜、125a、125b…円筒型キャパシタ、129…セルプレート、130 …ヒューズ部、140 …層間絶縁膜、141 …凹部、142a、142b…配線層、143 …コンタクトホール、144 …配線層、146 …配線層(電極パッド)、150 …パッシベーション膜、151 …開孔、152 …レーザ照射用開孔、300 …開孔、310 …凹部、320 …開孔

【図16】


【図18】










【図3】






【図4】







【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】



【図13】



【図15】



フロントページの続き

(72)発明者 安田 憲一

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内